……
就在凤凰集团在非洲布隆迪迈出历史性第一步的时候，凤凰开放“3.5D芯片堆叠封装”技术带来的影响也开始显现。
其中最积极、最欢欣鼓舞的就是做芯片设计的小公司。
他们本身技术储备就不足，很多公司只有28纳米甚至56纳米的设计技术，只能在中低端芯片市场中夹缝生存。
如果凤凰“3.5D堆叠技术”真能实现1+1约等于2的效果，那么对于他们来讲，不仅是同等制程下芯片性能更有竞争力，更能让他们可以通过“堆叠技术”尝试进入上一级制程的市场。
以前只有56纳米芯片设计能力的，现在可以尝试接一些28纳米性能的订单；有28纳米设计能力的，现在可以利用“堆叠技术”开拓14纳米性能的芯片市场。
这样一来，竞争力提升带来的订单最终都会转为企业利润，赚取的利润无论是用到研发还是基础设备更新上，都会给国产芯片行业带来正循环。
这就是“3.5D堆叠技术”带来的连锁反应。
当然。
除了芯片设计小公司，最为在意“3.5D堆叠技术”的，还有华伟HS设计所。
海思第一时间获得凤凰技术授权后，就开始组织技术人员学习“3.5D堆叠技术”，如今两个多月过去，不仅掌握了“堆叠技术”核心，而且已经可以利用“3.5D堆叠技术”设计新的芯片。
华伟HS总部。
夜幕降临，华伟HS总部还是一片灯火通明，16楼一间宽敞明亮的会议室里，一场紧张的会议连夜召开。
“余总，我们用凤凰‘3.5D堆叠技术’设计出来的10纳米制程芯片，已经流片成功。”
“从流片性能和模拟芯片的数据来看，这款10纳米制程芯片的性能已经超过我们7纳米麒麟980芯片的水平，但是离咱们在meta40上用的顶尖旗舰芯片——麒麟9000性能上还是差一点。”
“整体来看，这款‘3.5D堆叠’技术芯片，虽然尺寸略微增加，功耗也有所提高，但性能上确实达到了凤凰集团所说的，两块10纳米芯片叠加后能达到5纳米芯片75%左右的性能。”
说到这里，作为此次使用“3.5D堆叠技术”开发芯片的项目负责人，同时也是HS设计部技术主管的姚经理停顿了一下。
他看着台上华伟集团的余总，说道：
“余总，我们和凤凰集团的合作一直都是严格保密没有公开，如今这款测试芯片的流片数据出来了，您看咱们要公开芯片数据，准备后续宣传吗？”
余总，又称余大嘴，是华伟集团消费者业务CEO。